ARM Cortex-X1是一個基於ARMv8.2-A64位元指令集架構設計的中央處理器以及ARM核心。由安謀控股旗下奧斯汀設計中心的奧斯汀團隊設計,而且是ARM Cortex-X 客製化 (CXC) 計劃的一部分[1][2]。
![]() | 此條目需要精通或熟悉相關主題的編者參與及協助編輯。 |
產品化 | 2020 |
---|---|
設計團隊 | 安謀控股 |
微架構 | ARM Cortex-X1 |
指令集架構 | A64, A32, and T32 (at the EL0 only) |
擴展指令集 | ARMv8.1-A, ARMv8.2-A, cryptography, RAS, ARMv8.3-A LDAPR指令, ARMv8.4-A dot product |
核心數量 | 1–4 per cluster |
一級快取 | 128 KiB (64 KiB I-cache with parity, 64 KiB D-cache) per core |
二級快取 | 512–1024 KiB 每核 |
三級快取 | 512 KiB – 8 MiB (optional) |
CPU主頻範圍 | 至 3.0 GHz in phones and 3.3 GHz in tablets/laptops |
上代產品 | ARM Cortex-A77 |
繼任產品 | ARM Cortex-X2 |
相關產品 | ARM Cortex-A78 |
設計
ARM Cortex-X1設計基於ARM Cortex-A78,但經過重新設計,因爲只是為了提高效能,因此沒有考慮到效能、功耗和面積 (PPA) 的平衡。ARM表示,ARM Cortex-X1提供比ARM Cortex-A77的整數效能提高 30%和機器學習效能提高100%[3][4][5][6]。
ARM Cortex-X1擁有5條超純量亂序執行解碼流水線並包含3K macro-OP(MOPs)快取。X1每個週期可以獲取5條指令和8Mops,並且每個週期可以重新命名和調度8Mops和16µops(Micro-operation)。亂序執行窗口大小為224位元,後端有15個執行端,流水線深度為13個階段,執行延遲(execution latencies)為10個階段,X1還具有4x128b SIMD單元[7][8][9][10]。
ARM Cortex-X1支援DynamIQ技術,與ARM Cortex-A78和ARM Cortex-A55結合使用時,可用作高效能大核[11][12]。
與ARM Cortex-A78的架構變化
對外授權
ARM Cortex-X1可作為半導體IP核授權給被許可方(例如高通和聯發科),其設計使其適合與其他IP核心(例如 GPU、數位訊號處理器(DSP)、顯示控制器)整合到一個片上系統(SoC)中。